电玩街机上下分

广州PCB叠层设计所(suo)遵循的理念

time : 2021-04-22 10:40       作者:凡亿pcb

印制电(dian)路(lu)板的(de)设(she)计(ji)是以电(dian)路(lu)原理图为根据,实现电(dian)路(lu)设(she)计(ji)者所需(xu)要的(de)功能。印刷电(dian)路(lu)板的(de)设(she)计(ji)主要指版图设(she)计(ji),需(xu)要考虑外部连接的(de)布局。内部电(dian)子(zi)元件(jian)的(de)优(you)化布局。金属连线(xian)和通孔(kong)的(de)优(you)化布局。电(dian)磁保(bao)护。热耗散(san)等各(ge)种因(yin)素。
在设计 PCB(印制电路板)时,需要考虑的一个最基本的问题就是实现电路要求的功能需要多少个布线层、接地平面和电源平面,而印制电路板的布线层、接地平面和电源平面的层数的确定与电路功能、信号完整性、EMI、EMC、制造成本等要求有关。对于大多数的设计,PCB 的性能要求、目标成本、制造技术和系统的复杂程度等因素存在许多相互冲突的要求,PCB 的叠层设计通常是在考虑各方面的因素后折中决定的。高速数字电路和射须电路通常采用多层板设计。
广州高速pcb设计
下(xia)面列出了层叠(die)设计要注意的(de) 8 个原则:
1. 分层(ceng)
在(zai)多层 PCB 中(zhong),通常(chang)(chang)包含有(you)(you)信(xin)号(hao)层(S)、电(dian)源(yuan)(P)平(ping)(ping)(ping)面(mian)和(he)接(jie)地(GND)平(ping)(ping)(ping)面(mian)。电(dian)源(yuan)平(ping)(ping)(ping)面(mian)和(he)接(jie)地平(ping)(ping)(ping)面(mian)通常(chang)(chang)是没有(you)(you)分割的(de)(de)实体平(ping)(ping)(ping)面(mian),它(ta)们将为相邻信(xin)号(hao)走线(xian)(xian)(xian)的(de)(de)电(dian)流(liu)提供一(yi)个好的(de)(de)低阻抗(kang)的(de)(de)电(dian)流(liu)返回(hui)路径(jing)。信(xin)号(hao)层大部分位(wei)于这些电(dian)源(yuan)或地参考平(ping)(ping)(ping)面(mian)层之间,构成对称(cheng)(cheng)带状线(xian)(xian)(xian)或非对称(cheng)(cheng)带状线(xian)(xian)(xian)。多层 PCB 的(de)(de)顶层和(he)底层通常(chang)(chang)用于放置元器(qi)件和(he)少量走线(xian)(xian)(xian),这些信(xin)号(hao)走线(xian)(xian)(xian)要(yao)求不能太长(zhang),以减(jian)少走线(xian)(xian)(xian)产生的(de)(de)直接(jie)辐(fu)射。
2. 确定单电(dian)源参考平(ping)面(电(dian)源平(ping)面)
使用(yong)去(qu)(qu)耦电(dian)容(rong)(rong)是(shi)解决电(dian)源(yuan)完整性的(de)(de)(de)一个重要措施。去(qu)(qu)耦电(dian)容(rong)(rong)只能放(fang)置(zhi)在(zai) PCB 的(de)(de)(de)顶层(ceng)和(he)底层(ceng)。去(qu)(qu)耦电(dian)容(rong)(rong)的(de)(de)(de)走线、焊盘(pan),以及(ji)过孔将(jiang)严重影响(xiang)去(qu)(qu)耦电(dian)容(rong)(rong)的(de)(de)(de)效果,这(zhei)就要求设(she)计时必(bi)须考虑连接(jie)去(qu)(qu)耦电(dian)容(rong)(rong)的(de)(de)(de)走线应尽(jin)量(liang)短(duan)而宽,连接(jie)到过孔的(de)(de)(de)导线也应尽(jin)量(liang)短(duan)。例如(ru),在(zai)一个高速(su)数字(zi)电(dian)路中,可(ke)以将(jiang)去(qu)(qu)耦电(dian)容(rong)(rong)放(fang)置(zhi)在(zai) PCB 的(de)(de)(de)顶层(ceng),将(jiang)第 2 层(ceng)分配给高速(su)数字(zi)电(dian)路(如(ru)处理器)作(zuo)(zuo)为电(dian)源(yuan)层(ceng),将(jiang)第 3 层(ceng)作(zuo)(zuo)为信(xin)号(hao)层(ceng),将(jiang)第 4 层(ceng)设(she)置(zhi)成高速(su)数字(zi)电(dian)路地。
此外,要尽量保证由同(tong)一个高速数字(zi)器(qi)件所驱(qu)动的信号走线(xian)以(yi)同(tong)样(yang)的电源(yuan)(yuan)层作为参考平面,而(er)且此电源(yuan)(yuan)层为高速数字(zi)器(qi)件的供(gong)电电源(yuan)(yuan)层。
3. 确定多电源参考平面
多电(dian)源参考平(ping)面将被分割成(cheng)几个(ge)电(dian)压不同的(de)(de)(de)实体区域。如果紧靠多电(dian)源层(ceng)的(de)(de)(de)是信(xin)号(hao)(hao)(hao)层(ceng),那么其附近的(de)(de)(de)信(xin)号(hao)(hao)(hao)层(ceng)上的(de)(de)(de)信(xin)号(hao)(hao)(hao)电(dian)流将会(hui)遭遇不理(li)想的(de)(de)(de)返(fan)(fan)回路径,使(shi)返(fan)(fan)回路径上出现缝(feng)隙。对于高(gao)速数(shu)字(zi)信(xin)号(hao)(hao)(hao),这种不合(he)理(li)的(de)(de)(de)返(fan)(fan)回路径设计可能(neng)会(hui)带来(lai)严重的(de)(de)(de)问(wen)题,所(suo)以要求(qiu)高(gao)速数(shu)字(zi)信(xin)号(hao)(hao)(hao)布(bu)线应该远离多电(dian)源参考平(ping)面。
4. 确(que)定多个接地(di)参考平面(mian)(接地(di)平面(mian))
多(duo)个(ge)接地参(can)考(kao)平面(接地层(ceng)(ceng))可(ke)以(yi)提供一个(ge)好的(de)低(di)阻抗的(de)电(dian)流返回路径(jing),可(ke)以(yi)减小(xiao)共模 EMl。接地平面和电(dian)源(yuan)平面应(ying)该紧密(mi)耦合,信号层(ceng)(ceng)也应(ying)该和邻近的(de)参(can)考(kao)平面紧密(mi)耦合。减少(shao)层(ceng)(ceng)与(yu)层(ceng)(ceng)之间的(de)介质厚度可(ke)以(yi)达(da)到这个(ge)目的(de)。
5. 合(he)理设计布线组合(he)
一(yi)(yi)个(ge)(ge)(ge)(ge)信(xin)号(hao)(hao)路径所跨越(yue)的(de)(de)(de)(de)两个(ge)(ge)(ge)(ge)层(ceng)(ceng)称为(wei)一(yi)(yi)个(ge)(ge)(ge)(ge)“布(bu)(bu)线(xian)组合(he)”。最(zui)好(hao)的(de)(de)(de)(de)布(bu)(bu)线(xian)组合(he)设(she)(she)计是(shi)(shi)避(bi)免(mian)返回(hui)电流(liu)从一(yi)(yi)个(ge)(ge)(ge)(ge)参(can)考平(ping)面流(liu)到(dao)(dao)另一(yi)(yi)个(ge)(ge)(ge)(ge)参(can)考平(ping)面,而是(shi)(shi)从一(yi)(yi)个(ge)(ge)(ge)(ge)参(can)考平(ping)面的(de)(de)(de)(de)一(yi)(yi)个(ge)(ge)(ge)(ge)点(面)流(liu)到(dao)(dao)另一(yi)(yi)个(ge)(ge)(ge)(ge)点(面)。而为(wei)了完成(cheng)复(fu)杂的(de)(de)(de)(de)布(bu)(bu)线(xian),走线(xian)的(de)(de)(de)(de)层(ceng)(ceng)间转(zhuan)换(huan)是(shi)(shi)不可避(bi)免(mian)的(de)(de)(de)(de)。在(zai)信(xin)号(hao)(hao)层(ceng)(ceng)间转(zhuan)换(huan)时,要(yao)保证返回(hui)电流(liu)可以(yi)(yi)顺(shun)利(li)地从一(yi)(yi)个(ge)(ge)(ge)(ge)参(can)考平(ping)面流(liu)到(dao)(dao)另一(yi)(yi)个(ge)(ge)(ge)(ge)参(can)考平(ping)面。在(zai)一(yi)(yi)个(ge)(ge)(ge)(ge)设(she)(she)计中,把邻近(jin)层(ceng)(ceng)作为(wei)一(yi)(yi)个(ge)(ge)(ge)(ge)布(bu)(bu)线(xian)组合(he)是(shi)(shi)合(he)理(li)的(de)(de)(de)(de)。如果一(yi)(yi)个(ge)(ge)(ge)(ge)信(xin)号(hao)(hao)路径需要(yao)跨越(yue)多(duo)个(ge)(ge)(ge)(ge)层(ceng)(ceng),将其(qi)作为(wei)一(yi)(yi)个(ge)(ge)(ge)(ge)布(bu)(bu)线(xian)组合(he)通常不是(shi)(shi)合(he)理(li)的(de)(de)(de)(de)设(she)(she)计,因为(wei)一(yi)(yi)个(ge)(ge)(ge)(ge)经过(guo)多(duo)层(ceng)(ceng)的(de)(de)(de)(de)路径对(dui)于返回(hui)电流(liu)而言是(shi)(shi)不通畅(chang)的(de)(de)(de)(de)。虽(sui)然可以(yi)(yi)通过(guo)在(zai)过(guo)孔附(fu)近(jin)放(fang)置去耦电容或(huo)者减(jian)小参(can)考平(ping)面间的(de)(de)(de)(de)介质厚(hou)度等来减(jian)小地弹,但(dan)也非一(yi)(yi)个(ge)(ge)(ge)(ge)好(hao)的(de)(de)(de)(de)设(she)(she)计。
6. 设(she)定布线(xian)方向
在同(tong)一信(xin)号层上,应保证大多数布线(xian)(xian)的方向(xiang)是一致的,同(tong)时应与相(xiang)邻信(xin)号层的布线(xian)(xian)方向(xiang)正交。例如,可(ke)以将(jiang)一个信(xin)号层的布线(xian)(xian)方向(xiang)设为“Y 轴”走向(xiang),而将(jiang)另一个相(xiang)邻的信(xin)号层布线(xian)(xian)方向(xiang)设为“X 轴”走向(xiang)。
7. 采用偶数层结构(gou)
从所设(she)计的(de) PCB 叠(die)层(ceng)可(ke)以发(fa)现,经典的(de)叠(die)层(ceng)设(she)计几乎全部是(shi)偶数层(ceng)的(de),而不是(shi)奇数层(ceng)的(de),这种现急是(shi)由(you)多种因(yin)素造成的(de),如下所示。
从印制(zhi)电(dian)路板(ban)的制(zhi)造工艺可以(yi)了解到(dao),电(dian)路板(ban)中的所有(you)导电(dian)层救在芯层上,芯层的材料一般是双面(mian)覆板(ban),当全(quan)面(mian)利(li)用芯层时,印制(zhi)电(dian)路板(ban)的导电(dian)层数就(jiu)为偶数。
偶(ou)数(shu)层(ceng)印制(zhi)电(dian)路(lu)板(ban)(ban)具有成本优势。由于(yu)少一(yi)层(ceng)介质和覆铜,故(gu)(gu)奇(qi)(qi)数(shu)层(ceng)印制(zhi)电(dian)路(lu)板(ban)(ban)原材料的(de)成本略低(di)于(yu)偶(ou)数(shu)层(ceng)的(de)印制(zhi)电(dian)路(lu)板(ban)(ban)的(de)成本。但因为奇(qi)(qi)数(shu)层(ceng)印制(zhi)电(dian)路(lu)板(ban)(ban)需(xu)要(yao)在(zai)(zai)(zai)芯(xin)(xin)层(ceng)结(jie)构(gou)工(gong)艺(yi)的(de)基础上(shang)增加(jia)非(fei)标(biao)准的(de)层(ceng)叠芯(xin)(xin)层(ceng)黏(nian)合(he)工(gong)艺(yi),故(gu)(gu)造(zao)(zao)成奇(qi)(qi)数(shu)层(ceng)印制(zhi)电(dian)路(lu)板(ban)(ban)的(de)加(jia)工(gong)成本明显高于(yu)偶(ou)数(shu)层(ceng)印制(zhi)电(dian)路(lu)板(ban)(ban)。与普(pu)通芯(xin)(xin)层(ceng)结(jie)构(gou)相比,在(zai)(zai)(zai)芯(xin)(xin)层(ceng)结(jie)构(gou)外(wai)添(tian)加(jia)覆铜将会(hui)导致生(sheng)产效率下降,生(sheng)产周(zhou)期(qi)延长。在(zai)(zai)(zai)层(ceng)压(ya)黏(nian)合(he)以前,外(wai)面的(de)芯(xin)(xin)层(ceng)还(hai)需(xu)要(yao)附加(jia)的(de)工(gong)艺(yi)处(chu)理,这增加(jia)了外(wai)层(ceng)被划伤和错(cuo)误蚀刻的(de)风险。增加(jia)的(de)外(wai)层(ceng)处(chu)理将会(hui)大幅度提高制(zhi)造(zao)(zao)成本。
当印制电路(lu)板在(zai)多层(ceng)电路(lu)黏合(he)工艺后(hou),其内层(ceng)和外(wai)层(ceng)在(zai)冷却(que)时,不(bu)同的(de)层(ceng)压张(zhang)力会使印制电路(lu)板上(shang)产(chan)生不(bu)同程(cheng)度(du)上(shang)的(de)弯(wan)曲(qu)。而且随(sui)着电路(lu)板厚度(du)的(de)增加,具(ju)有两个不(bu)同结构的(de)复合(he)印制电路(lu)板弯(wan)曲(qu)的(de)风险就越大(da)。奇数层(ceng)电路(lu)板容易弯(wan)曲(qu),偶数层(ceng)印制电路(lu)板可以避免电路(lu)板弯(wan)曲(qu)。
在(zai)设计时,如果出现(xian)了奇数层(ceng)的(de)(de)叠层(ceng),可以采用下面(mian)的(de)(de)方法(fa)来增加(jia)层(ceng)数。
如果设(she)计印制(zhi)电(dian)路板的(de)电(dian)源层为(wei)偶数而信(xin)号(hao)层为(wei)奇(qi)数,则可采用增(zeng)(zeng)加(jia)信(xin)号(hao)层的(de)方法。增(zeng)(zeng)加(jia)的(de)信(xin)号(hao)层不(bu)会导致成(cheng)本的(de)增(zeng)(zeng)加(jia),反而可以缩短加(jia)工时间、改善印制(zhi)电(dian)路板质量。
如果设计印制电(dian)路(lu)板的(de)(de)电(dian)源层(ceng)为奇数(shu)(shu)而信号层(ceng)为偶数(shu)(shu),则(ze)可采(cai)用增加电(dian)源层(ceng)这(zhei)种方法(fa)。而另一个(ge)简(jian)单(dan)的(de)(de)方法(fa)是在(zai)不改变(bian)其他设置(zhi)的(de)(de)情况下在(zai)层(ceng)叠(die)中间加一个(ge)接地(di)层(ceng),即先按奇数(shu)(shu)层(ceng)印制电(dian)路(lu)板布线,再在(zai)中间复(fu)制一个(ge)接地(di)层(ceng)。
在微(wei)波(bo)电路(lu)和混合(he)介(jie)质(zhi)(介(jie)质(zhi)有不同介(jie)电常数)电路(lu)中,可(ke)以(yi)(yi)在接近(jin)印制电路(lu)板层(ceng)叠(die)中央增(zeng)加一个空白信号层(ceng),这样可(ke)以(yi)(yi)最(zui)小(xiao)化(hua)层(ceng)叠(die)不平(ping)衡性。
8. 成本考虑(lv)
在制造成本上,在具有相同的(de)(de) PCB 面积的(de)(de)情况下,多(duo)层(ceng)电路(lu)板的(de)(de)成本肯定比单(dan)层(ceng)和(he)双层(ceng)电路(lu)板高,而且层(ceng)数越(yue)多(duo),成本越(yue)高。但(dan)在考虑实现电路(lu)功能和(he)电路(lu)板小型化,保证信号(hao)完(wan)整(zheng)性(xing)、EMl、EMC 等(deng)性(xing)能指标(biao)等(deng)因素时,应尽量使用多(duo)层(ceng)电路(lu)板。综合评价,多(duo)层(ceng)电路(lu)板与(yu)单(dan)双层(ceng)电路(lu)板两者的(de)(de)成本差异并不(bu)会(hui)比预期的(de)(de)高很多(duo)。